설계
Layout vs Schematic 비교로 회로 일치를 검증합니다.
LVS는 회로도와 레이아웃이 동일한지 비교하는 검증 과정입니다.
논리적 오류를 제조 전에 발견할 수 있습니다.